GigE Vision Host IP Core

GigE VisionホストIPには、1つのリンクで複数のデータストリームを受信する機能が備わっています。これは複数のカメラから画像データを取得するのに便利です。この使用例では、組み込みCPU上でLinuxを実行することを強く推奨されていることにご留意ください。

GigE Vision IPコアのエンベデッドGigE Visionライブラリは、オプションでソースコードとして提供することができます。これは、GigE Visionのめったに使用されないオプション機能の機能を拡張したり、ハードウェアの要件をより良く調整するのに便利です。追加のドライバにより、デバイス上でのLinuxの使用が可能になり、これは複数のカメラからのストリームを取得する場合に不可欠です。

Sphinx GigE Vision Serverはソフトウェアのカメラシミュレータです。Sphinx GigE Vision Serverは、設計フローを素早く把握するのに役立ち、サードパーティ製カメラとの通信方法を示します。

CPUリソースの使用を最小限に抑えた高性能動画アプリケーションを素早く簡単に設計するためのビルディングブロックを提供。多彩な機能が搭載されたソフトウェアツールキットです。これには、Windows向けまたはLinux向けフィルタドライバおよび取り込みライブラリとサンプルアプリケーション（GigE Vision/GenICam準拠ビューアを含む）も含まれます。

GigE Visionは、普及しているイーサネット技術に基づいたビジョンアプリケーション用の標準的な通信プロトコルです。このプロトコルを使用することで、TCP/IPプロトコルファミリーを使用している複数のPCとGigE Visionデバイスを簡単につなぐことができます。Sensor to Imageは、GigE Visionインターフェイスを使用してFPGAベースのレシーバー製品を構築するためのIPコアと開発フレームワークのセットを提供します。GigE Visionの速度、特に1 Gbpsを超える速度により、受信側では、組み込みGigEコアをFPGAベースで高速に実装する必要があります。GigE Visionコアセットは、AMDおよびIntelデバイスと互換性があります。

フル機能のリファレンスデザインS2IのFPGAソリューションは、FPGA IPコアと共に、合意された共通プラットフォーム上で実行される、自己完結型、フル機能のリファレンスデザインとして提供されます。これにより、開発時間を最小限に抑え、わずかなフットプリントで最高のパフォーマンスを実現しながら、設計をカスタマイズするための十分な柔軟性が確保されます。Sensor to imageのコアはユーザのアプリケーションに必要なスペースをFPGAに確保できるようコンパクトに作られています。

Sensor to ImageのFPGA IPコアは、FPGA開発キット上でフルに実用的なリファレンスデザインとして提供されます。AMD、Intel、Microchipの既製キットに幅広く対応しています。

さまざまなリファレンスボードの機能を拡張するために、NBaseT対応の1Gイーサネットおよび10Gイーサネット用のFMCカードを提供しています。

IPコアの最初のコンポーネントは、トップレベルデザインです。これが、外部ハードウェア（イメージャ、センサー、GigE PHY）とFPGA内部データ処理装置間のインターフェースとなります。このモジュールはVHDLソースコードとして提供されますので、カスタムハードウェアに合わせてユーザーが変更できます。

GigE Packet De-Composerは、パケットストリームからビデオと制御データを抽出します。GigE Packet De-Composerは、すべてのGigE Vision制御データをCPUシステムに送信し、GigE VisionストリーミングデータをAXIストリームとして出力します。

ビデオ処理の例として、リファレンスデザインには、GigE Packet De-Composerユニットのビデオストリーム出力の使用方法を示す、簡易表示ユニットまたはパターンチェッカーモジュールが付属しています。

FPGA内蔵CPUデザイン（MicroBlaze、NIOS、ARM、Risc V）は、非タイムクリティカルなネットワークおよび構成タスクに使用されます。また、GigE Vision Control Protocol（GVCP）も実装します。このソフトウェアはC言語で書かれており、顧客が拡張することができます。