GigE Vision Host IP Core

FPGA를 위한 GigE Vision Host IP Core

주요 사양
  • AMD 7 시리즈 이상 및 Intel Cyclone V 이상의 장치와 호환
  • 콤팩트, 커스터마이징 가능
  • 1Gbps부터 10Gbps 이상까지 속도 지원
  • 작업용 참조 설계로 제공



비교 구입처 안내


Sensor to Image 제품
Sensor to Image 제품


Multistream 지원

GigE Vision Host IP는 하나의 링크를 통해 여러 데이터 스트림을 수신하는 기능이 있습니다. 이는 여러 대의 카메라에서 이미지 데이터를 취득하는 데 유용합니다. 해당 사용 사례의 경우 임베디드 CPU에서 Linux를 실행하는 것이 좋습니다.


소프트웨어 라이브러리를 위한 C Source Code.

GigE Vision IP Core의 임베디드 GigE Vision 라이브러리는 선택적으로 소스 코드로 제공될 수 있습니다. 이는 거의 사용되지 않는 선택적 GigE Vision 기능을 위한 기능성을 확장하거나 하드웨어 요구 사항을 더 잘 맞춤화하는 데 유용합니다. 추가 드라이버를 사용하면 장치에서 Linux를 사용할 수 있으며, 이는 두 대 이상의 카메라에서 스트림을 취득할 때 필수적입니다.


Sphinx GigE Vision 서버

여기에는 소프트웨어 Camera Simulator인 Sphinx GigE Vision Server가 함께 제공됩니다. Sphinx GigE Vision Server는 설계 흐름에 빠르게 익숙해지는 데 도움이 되며 타사 카메라와 통신하는 방법을 보여줍니다.


Sphinx SDK 포함
Sphinx SDK 포함

최소한의 CPU 리소스를 사용하는 고성능 비디오 애플리케이션을 빠르고 쉽게 설계할 수 있는 빌딩 블록을 제공하는 기능이 풍부한 소프트웨어 도구 키트입니다. 여기에는 GigE Vision/GenICam 호환 뷰어를 포함한 샘플 애플리케이션과 함께 Windows 또는 Linux용 필터 드라이버 및 캡처 라이브러리도 포함되어 있습니다.


GigE Vision Host IP Core 설명

GigE Vision은 널리 사용되는 동축 케이블을 기반으로 하는 비전 애플리케이션을 위한 표준 통신 프로토콜입니다. 이 프로토콜을 이용하면 GigE Vision 장치와 TCP/IP 프로토콜 군을 실행하는 PC 간에 쉽게 접속할 수 있습니다. Sensor-to-Image는 GigE Vision 인터페이스를 사용하여 FPGA 기반 수신기 제품을 구축하기 위한 IP 코어 세트와 개발 프레임워크를 제공합니다. GigE Vision의 속도, 특히 1Gbps 이상의 속도 때문에 수신자는 임베디드 GigE 코어의 빠른 FPGA 기반 구현이 필요합니다. GigE Vision 코어 세트는 AMD 및 Intel 장치와 호환됩니다.​


제공된 참조 설계

완벽하게 작동하는 참조 설계: S2I의 FPGA 솔루션은 FPGA IP Core와 함께 합의된 공통 플랫폼에서 실행되는 독립형, 완전한 기능을 갖춘 참조 설계로 제공됩니다. 이 솔루션은 개발 시간을 최소화하고 작은 크기로 최고의 성능을 낼 수 있게 하며, 설계를 맞춤화할 수 있도록 충분한 유연성을 남겨줍니다. Sensor-to-Image 코어는 컴팩트하며 사용자의 애플리케이션을 위해 FPGA에 충분한 공간을 남겨둡니다.


FPGA 개발 키트의 광범위한 지원
FPGA 개발 키트의 광범위한 지원

Sensor-to-Image의 FPGA IP Core는 FPGA 개발 키트에서 완벽하게 작동하는 참조 설계로 제공됩니다. 당사는 AMD, Intel 및 Microchip의 다양한 기성 키트를 지원합니다.


FMC Interface 확장

다양한 참조 보드의 기능을 확장하기 위해 1G 이더넷 및 NBaseT를 지원하는 10G 이더넷용 FMC 카드를 제공합니다.


리소스 사용
리소스 사용


아키텍처
아키텍처


최상위 디자인

IP 코어의 첫 번째 구성 요소는 최상위 디자인입니다. 이것은 외부 하드웨어(이미저, 센서, GigE PHY)와 FPGA 내부 데이터 프로세싱 간의 인터페이스입니다. 당사는 이 모듈을 사용자 지정 하드웨어에 적용될 수 있는 VHDL 소스 코드로 제공합니다.


GigE Packet De-Composer

GigE Packet De-Composer는 패킷 스트림에서 비디오 및 제어 데이터를 추출합니다. GigE Packet De-Composer는 모든 GigE Vision 제어 데이터를 CPU 시스템으로 전송하고 GigE Vision 스트리밍 데이터를 AXI 스트림으로 출력합니다.


Stream Processing Module

비디오 처리의 예로, 참조 설계에는 GigE Packet De-Composer 장치의 비디오 스트림 출력 사용을 보여주는 간단한 디스플레이 장치 또는 패턴 검사기 모듈이 함께 제공됩니다.


FPGA 통합 CPU

FPGA 통합 CPU 설계(MicroBlaze, NIOS, ARM, Risc V)는 시간이 중요하지 않은 여러 네트워크 및 구성 작업에 사용됩니다. 또한 GigE Vision Control Protocol(GVCP)도 구현합니다. 이 소프트웨어는 C로 작성되었으며 고객이 확장할 수 있습니다.