CoaXPress Host IP Core

IPコアの最初のコンポーネントは、トップレベルデザインです。これが、外部ハードウェア（イメージャ、センサー、CXP PHY）とFPGA内部データ処理装置間のインターフェースとなります。このモジュールはVHDLソースコードとして提供されますので、カスタムハードウェアに合わせてユーザーが変更できます。

CXP制御インターフェイスは、CXP制御チャネルのすべてのデータを送受信します。外部CXPカメラはこのチャネルを介して制御されます。 CXPストリーミングインターフェイスは、カメラからの全データをデコードし、AXIストリームとして出力します。このストリームはさらなる処理に使用できます。 CXP Packet De Composerは、CXPトランスポート層コントローラーと通信し、このコントローラーはFPGAトランシーバーへの高速インターフェイスを実装します。IPコアは32ビットまたは64ビット幅のデータパスで利用可能で、最善のリソース-パフォーマンス比を実現します。64ビットのデータパスにより、IPはCXP-25に対応します。

CoaXPress (CXP) は、広く使用されている同軸ケーブルを使用したビジョンアプリケーション用の標準通信プロトコルです。このプロトコルはカメラとフレームグラバーまたはエンベデッドプロセッサの接続を容易にするもので、標準のGenICamソフトウェアをサポートしています。Sensor to Image CoaXPressインターフェイスはFPGAベースの受信側を構築するための一連のIPコアと開発フレームワークを提供します。CXPの速度により、受信側ではCXPコアをFPGAベースで高速に実装する必要があり、できればエンベデッドトランシーバを使用することが推奨されます。CXPホストコアは、AMDおよびIntelデバイスと互換性があります。

フル機能のリファレンスデザインS2IのFPGAソリューションは、FPGA IPコアと共に、合意された共通プラットフォーム上で実行される、自己完結型、フル機能のリファレンスデザインとして提供されます。これにより、開発時間を最小限に抑え、わずかなフットプリントで最高のパフォーマンスを実現しながら、設計をカスタマイズするための十分な柔軟性が確保されます。Sensor to imageのコアはユーザのアプリケーションに必要なスペースをFPGAに確保できるようコンパクトに作られています。

FPGA内蔵CPU（MicroBlaze、NIOS、ARM、Risc V）は、CXPデバイス/ホストコアでの非タイムクリティカルな制御および構成タスクに使用されます。このソフトウェアはC言語で書かれており、顧客が簡単に拡張することができます

ビデオ処理の例として、リファレンスデザインには、CXP Packet De Composerユニットのビデオストリーム出力の使用を示す、簡易表示ユニットまたはパターンチェッカーモジュールが付属しています。

より長い距離、より高速、より過酷な環境でファイバーケーブルを使用するために、別のCXP-over-Fiber Bridge IPコアが利用できます。

Sensor to Image MVDK開発キットは、マシンビジョンアプリケーション用のフレキシブルな評価プラットフォームです。IntelおよびAMD FPGAを使用した多様なEnclustra FPGAモジュールのためのCoaXPressホストやデバイスのリファレンスデザインに対応しています。

さまざまなリファレンスボードの機能を拡張するために、追加のインターフェイスを提供するFMC（FPGAメザニンカード）を設計しました。MicrochipまたはMacomのチップセットを搭載したCXP-6およびCXP-12対応ハードウェア用のボードを提供しています。