CoaXPress Host IP Core

IP 코어의 첫 번째 구성 요소는 최상위 디자인입니다. 이것은 외부 하드웨어(이미저, 센서, CXP PHY)와 FPGA 내부 데이터 프로세싱 간의 인터페이스입니다. 당사는 이 모듈을 사용자 지정 하드웨어에 적용될 수 있는 VHDL 소스 코드로 제공합니다.

CXP Control Interface는 CXP 제어 채널의 모든 데이터를 송수신합니다. 외부 CXP 카메라는 이 채널을 통해 제어됩니다. CXP Streaming Interface는 카메라의 모든 데이터를 디코딩하여 AXI 스트림으로 출력합니다. 이 스트림은 추가 처리에 사용할 수 있습니다. CXP 패킷 드 컴포저는 FPGA 트랜시버에 대한 고속 인터페이스를 구현하는 CXP 전송 레이어 컨트롤러와 통신합니다. IP Core는 최상의 리소스 대비 성능 비율을 위해 32비트 또는 64비트 폭의 데이터 경로와 함께 사용할 수 있습니다. 64비트 데이터 경로를 통해 IP는 CXP-25에 사용할 수 있습니다.

CoaXPress(CXP)는 널리 사용되는 동축 케이블을 기반으로 하는 비전 애플리케이션을 위한 표준 통신 프로토콜입니다. 이 프로토콜은 카메라와 프레임 그래버 또는 임베디드 프로세서 간에 쉽게 접속할 수 있게 해주고, GenICam 소프트웨어 표준을 지원합니다. Sensor-to-Image는 CoaXPress 인터페이스를 사용하여 FPGA 기반 수신기를 구축하기 위한 IP 코어 세트와 개발 프레임워크를 제공합니다. CXP의 속도로 인해 수신자는 임베디드 트랜시버를 사용하여 FPGA 기반 빠른 CXP 코어 구현이 필요합니다. CXP Host 코어는 AMD 및 Intel 장치와 호환됩니다.​

완벽하게 작동하는 참조 설계: S2I의 FPGA 솔루션은 FPGA IP Core와 함께 합의된 공통 플랫폼에서 실행되는 독립형, 완전한 기능을 갖춘 참조 설계로 제공됩니다. 이 솔루션은 개발 시간을 최소화하고 작은 크기로 최고의 성능을 낼 수 있게 하며, 설계를 맞춤화할 수 있도록 충분한 유연성을 남겨줍니다. Sensor-to-Image 코어는 컴팩트하며 사용자의 애플리케이션을 위해 FPGA에 충분한 공간을 남겨둡니다.

FPGA 통합 CPU(MicroBlaze, NIOS, ARM, Risc V)는 시간이 중요하지 않은 여러 제어 및 구성 작업에 CXP-Device/Host 코어와 함께 사용됩니다. 이 소프트웨어는 C로 작성되었으며 고객이 쉽게 확장할 수 있습니다.

비디오 처리의 예로, 참조 설계에는 CXP Packet De-Composer 장치의 비디오 스트림 출력 사용을 보여주는 간단한 디스플레이 장치 또는 패턴 검사기 모듈이 함께 제공됩니다.

별도의 CXP-over-Fiber Bridge IP Core를 사용하여 더 먼 거리, 더 빠른 속도를 위해 또는 더 열악한 환경에서 광 케이블로 작업할 수 있습니다.

Sensor-to-Image MVDK 개발 키트는 머신 비전 애플리케이션을 위한 유연한 평가 플랫폼입니다. 이는 Intel 및 AMD FPGA가 탑재된 다양한 Enclustra FPGA 모듈을 위한 CoaXPress 호스트 및 장치 참조 설계를 지원합니다.

다양한 참조 보드의 기능을 확장하기 위해 당사는 추가 인터페이스를 제공하는 FMC(FPGA Mezzanine Card)를 설계했습니다. Microchip 또는 Macom 칩셋이 탑재된 CXP-6 및 CXP-12 지원 하드웨어를 위한 보드를 제공합니다.